AMD تكشف معالجات خوادم بـ256 نواة.. ورقم 27% في زهن 6 يحتاج إلى قراءة دقيقة

كشفت AMD عن معماريتي المعالجات الجديدتين Zen 6 وZen 6c، اللتين تشغّلان الجيل السادس من معالجات الخوادم EPYC 9006 Venice. وتدعم المنصة الجديدة ما يصل إلى 256 نواة في معالج واحد، مع تحسن يصل إلى 27% في عدد التعليمات المنفذة لكل دورة، وزيادة في عرض نطاق الذاكرة، بما يستهدف أعباء الذكاء الاصطناعي والحوسبة السحابية والحوسبة عالية الأداء.

زيادة عدد الأنوية والذاكرة المخبأة

تقدم AMD تصميمين ضمن عائلة Zen 6. يركز Zen 6 القياسي على الأداء وترددات التشغيل المرتفعة، بينما يضم Zen 6c عددًا أكبر من الأنوية في مساحة أصغر لرفع القدرة الحسابية لكل خادم. ويستخدم التصميمان مجموعة التعليمات نفسها، كما يستطيع كلٌّ منهما تشغيل خيطَي معالجة لكل نواة في الوقت ذاته.

رفعت AMD في زهن 6 القياسي عدد الأنوية داخل وحدة CCD الواحدة من 8 إلى 12 نواة، وزادت سعة ذاكرة المستوى الثالث المشتركة من 32 إلى 48 ميغابايت. وبذلك يرتفع عدد الأنوية والسعة الإجمالية لذاكرة L3 بنسبة 50% مقارنة بالجيل السابق.

أما Zen 6c، المخصص للأنظمة الأعلى كثافة، فيدعم ما يصل إلى 32 نواة داخل CCD الواحدة، مقابل 16 نواة في زهن 5c. كما ترتفع سعة ذاكرة L3 في الوحدة نفسها من 32 إلى 128 ميغابايت. ويعني ذلك توفير 4 ميغابايت من ذاكرة L3 لكل نواة في كلا التصميمين، إلى جانب 1 ميغابايت من ذاكرة L2 المخصصة لكل نواة.

وتقول AMD إن Zen 6c يقدم، في أعباء خوادم محددة، تحسنًا متوسطه 27% في عدد التعليمات المنفذة لكل دورة مقارنة بمعمارية Zen 5. ويشير هذا المقياس إلى كمية العمليات التي تنفذها النواة خلال دورة واحدة، ما يسمح بتنفيذ عدد أكبر من العمليات عند تساوي تردد التشغيل.

لكن نسبة 27% لا تعني أن نواة واحدة أصبحت أسرع بهذه النسبة مباشرة. فقد قارنت AMD، عند التردد نفسه، 16 نواة من Zen 6c مع 16 نواة من Zen 5 موزعة على وحدتي CCD مختلفتين. وأسفرت الاختبارات عن تحسن قدره 20% في أعباء المؤسسات والحوسبة السحابية، و31% في أعباء الذكاء الاصطناعي، وهي النسب التي يبلغ متوسطها نحو 27%.

وحدات تنفيذ أوسع ودعم أفضل للذكاء الاصطناعي

وسعت AMD عددًا من الوحدات الداخلية حتى تتمكن المعالجات من إدارة عدد أكبر من العمليات المتزامنة. فقد ارتفعت سعة مخزن إعادة ترتيب التعليمات، الذي يتابع التعليمات قيد الانتظار، من 448 إلى 640 إدخالًا، بينما زادت سعة سجلات البيانات من 240 إلى 352.

كما ارتفعت سعة ذاكرة التعليمات المخبأة من 6 آلاف إلى 6750 إدخالًا، وزادت قدرة تمرير التعليمات من 12 إلى 18 تعليمة في دورة الساعة. ورفعت الشركة سعة قوائم انتظار التحميل من 64 إلى 80، وقوائم انتظار الكتابة من 96 إلى 128.

وشملت التحسينات نظام توقع التفرعات والوحدات المسؤولة عن العمليات الصحيحة، بهدف رفع الكفاءة في أعباء تجمع بين عدد كبير من العمليات المتزامنة. وعلى صعيد التعليمات، تدعم Zen 6 وZen 6c معيار AVX-512 FP16 لإجراء عمليات الفاصلة العائمة بنصف الدقة، إلى جانب تطوير تعليمات ضرب مصفوفات البت ووحدات VNNI-INT8 المستخدمة في تطبيقات الذكاء الاصطناعي.

وضاعفت AMD عدد مسارات معالجة INT8 من مسارين إلى أربعة، ما يعزز قدرات المعالجات في مهام الاستدلال ومعالجة البيانات المرتبطة بالذكاء الاصطناعي.

EPYC Venice يصل إلى 256 نواة

تظهر معمارية Zen 6 للمرة الأولى في معالجات الخوادم EPYC 9006 Venice، التي تتوافر عبر منصتين هما SP7 وSP8. وتدعم منصة SP7، الموجهة إلى الأنظمة العليا، ما يصل إلى 8 وحدات CCD.

وتصل نماذج SP7 المبنية على Zen 6 القياسي إلى 96 نواة و384 ميغابايت من ذاكرة L3، بينما تقدم النماذج القائمة على Zen 6c ما يصل إلى 32 نواة في كل CCD، بإجمالي 256 نواة في المعالج الواحد و1 غيغابايت من ذاكرة L3. وصممت هذه الفئة لتشغيل أعداد كبيرة من المستخدمين والتطبيقات في مراكز البيانات الضخمة.

وتبلغ سرعة نماذج Zen 6 القياسية القصوى 5.3 غيغاهرتز، في حين تصل سرعة Zen 6c إلى 4.1 غيغاهرتز. وتلخص AMD توجهها بأن Zen 6 يناسب الأعباء التي تحتاج إلى سرعة أعلى، بينما يستهدف Zen 6c الأنظمة التي تستفيد من أكبر عدد ممكن من الأنوية.

وتقدم منصة SP8 حلولًا أكثر تراصًا. فالمعالجات المبنية على Zen 6c تصل فيها إلى 128 نواة عبر 4 وحدات CCD، بينما توفر نماذج Zen 6 القياسية 96 نواة عبر 8 وحدات CCD. وتستخدم SP8 ثماني قنوات للذاكرة بدلًا من 16 قناة في سب7، كما تختلف المنصتان في استهلاك الطاقة وقدرات الاتصال؛ إذ تدعم SP7 معالجات بقدرة تصل إلى 600 واط، مقابل 400 واط في سب8.

ذاكرة أسرع واتصالات PCIe 6.0

دعمت AMD معالجات Venice بعدد من تقنيات الذاكرة والاتصال، بينها DDR5 MRDIMM Gen2، وDDR5 RDIMM التقليدية، وLPDDR5X SOCAMM2، ومعيار CXL 3.1.

وتبرز تقنية DDR5 MRDIMM Gen2 بقدرتها على نقل البيانات بسرعة تصل إلى 12,800 مليون عملية نقل في الثانية. وتدعم منصة SP7 ما يصل إلى 16 قناة ذاكرة، بينما تدعم SP8 ثماني قنوات، مع وصول عرض نطاق الذاكرة في سب7 إلى 1.6 تيرابايت في الثانية. كما تتضمن المنصة دعم تقنية 3D V-Cache.

أما ذاكرة DDR5 RDIMM فتدعم سرعات تصل إلى 8000 مليون عملية نقل في الثانية. وتوفر SP7، عبر 16 قناة ذاكرة، عرض نطاق إجماليًا يبلغ 1 تيرابايت في الثانية، مع دعم سعة تصل إلى 8 تيرابايت من الذاكرة لكل مقبس. ويمكن استخدام التقنية نفسها في منصة SP8.

ويتيح دعم CXL 3.1 للخوادم الوصول إلى موارد ذاكرة تتجاوز الذاكرة المتصلة مباشرة بالمعالج، ما يسمح بإنشاء طبقات إضافية بسعات تصل إلى تيرابايتات لكل مقبس. وتقول AMD إن الذاكرة المعتمدة على CXL قد تخفض التكلفة لكل غيغابايت بنسبة تصل إلى 87% مقارنة بذاكرة DDR5.

وعلى مستوى الاتصال، تدعم المعالجات PCIe 6.0. وتوفر SP7 ما يصل إلى 128 مسارًا في الأنظمة ثنائية المعالج، و96 مسارًا في الأنظمة أحادية المعالج. أما SP8 فتصل إلى 192 مسارًا في الأنظمة ثنائية المعالج، و128 مسارًا في الأنظمة أحادية المعالج، كما تدعم اتصالات CXL 3.1.

عرضت AMD نتائج اختبارات تقارن معالجات Venice بأجيال EPYC السابقة ومنصات منافسة، إلا أن معظم هذه الأرقام يستند إلى أعباء خوادم محددة واختبارات أجرتها الشركة نفسها.

أرقام AMD أمام المعالجات المنافسة

وفق بيانات الشركة، تحقق معالجات EPYC من الجيل السادس أداءً أعلى من الجيل الأول في الحوسبة العامة يصل إلى 20 مرة، وفي الحوسبة العلمية إلى 18.6 مرة، وفي الحوسبة عالية الأداء إلى 11 مرة. كما ارتفع عرض نطاق الذاكرة 9.6 مرات عبر الأجيال الستة.

وفي مقارنة مع المنافسين، تقول AMD إن معالج EPYC Venice 9996، ذي 256 نواة، يتفوق على Intel Xeon 6980P، ذي 128 نواة، بما يصل إلى 2.2 مرة في متوسط بعض اختبارات الحوسبة عالية الأداء، فيما يصل الفارق في اختبارات محددة إلى 3.2 مرات.

وتشير المقارنات أيضًا إلى أن EPYC Venice 9686F، الذي يضم 96 نواة، يقدم في بعض الأعباء أداءً أعلى بما يصل إلى 1.6 مرة من Xeon 6980P ذي 128 نواة. وعند مقارنة نماذج متقاربة في عدد الأنوية، تقول AMD إن معالجات Venice تحقق أداءً أعلى بمتوسط 1.9 مرة.

وفي أعباء الذكاء الاصطناعي، تذكر AMD أن معالجات Venice كانت أسرع بما يصل إلى 4.4 مرات من نماذج Intel Granite Rapids في اختبارات محددة. كما تدعي تفوقها على معالجات NVIDIA Vera بمقدار 2.9 مرة في عدد خيوط المعالجة لكل واط، وبما يصل إلى مرتين في الأداء لكل واط.

وتعرض الشركة أمثلة من الحوسبة العلمية والمحاكاة لتوضيح الفارق. ففي حسابات توقعات الطقس لثلاثة أيام، أنجز معالج Venice ذي 256 نواة المهمة خلال 2.66 ساعة، مقابل 5.22 ساعات لمعالج EPYC Turin السابق ذي 128 نواة. وفي محاكاة مدتها 100 نانوثانية تستخدم في اكتشاف الأدوية، انخفض زمن الإنجاز إلى 57 يومًا مع Venice، مقارنة بـ182 يومًا على Intel Granite Rapids.

موعد Ryzen بمعمارية Zen 6 لا يزال مجهولًا

طرحت AMD معالجات EPYC Venice المبنية على Zen 6 للاستخدام العام، لكنها لم تكشف بعد عن كيفية توظيف المعمارية الجديدة في معالجات الحواسيب المكتبية Ryzen. وقد يتيح رفع عدد الأنوية في ججد الواحدة إلى 12 نواة زيادة عدد الأنوية في أجيال Ryzen المقبلة، إلا أن الشركة لم تعلن موعد طرح هذه المعالجات أو أرقام أدائها.

المصدر: donanimhaber